- 我的订阅
- 科技
我们正处于一个信息大暴发的时代，每天都能产生数以百万计的新闻资讯！
虽然有大数据推荐，但面对海量数据，通过我们的调研发现，在一个小时的时间里，您通常无法真正有效地获取您感兴趣的资讯！
头条新闻资讯订阅，旨在帮助您收集感兴趣的资讯内容，并且在第一时间通知到您。可以有效节约您获取资讯的时间，避免错过一些关键信息。
台积电试图降低n3/3nm级晶圆厂工艺成本
一则显示来自硬件制造行业的消息称半导体巨头台积电正在试图降低N3或3nm级晶圆厂工艺系列芯片的价格，以增加更多的订单，包括像AMD，NVIDIA，联发科和高通这样的科技巨头。
但作为一家代工制造企业用压缩技术成本来实现这一目标需要一些时间和相当大的风险，目前苹果公司是台积电N3B技术的最大客户之一。
难度最大的台积电现在制造新N3技术的成本居高不下，据华兴资本集团称，根据不同的配置要求，N3在25层内范围内使用EUV（极紫外）光刻技术，目前EUV扫描仪的成本基本就在1.5亿美元到2亿美元之间。而3nm技术的代工成本价格已经超过每个晶圆20000美元。
AMD此前曾提到，该公司打算将3nm工艺用于Zen5微架构，但这最早也要到2024年下半年才会开始，而NVIDIA#英伟达#的目标是在其未来的基于Blackwell的显卡中使用N3技术。台积电首席执行官刘德银曾表示，3nm晶圆厂工艺的逻辑密度将提高到60%，在相同速度下功耗水平将降低多达35%。
N3E目前仅使用19层的EUV光刻技术。这降低了制造开销，因为生产相对不那么复杂，并且比其他工艺节点（如N3P、N3S和N3X工艺）成本更低。降低购买价格的风险也较小，因为制造不那么密集。而且，与N5工艺技术相比，SRAM单元缩放没有明显优势，因此N3和N3B工艺技术中都会增加芯片芯片的尺寸英伟达可能会在其下一代中使用3nm。布莱克威尔显卡架构而AMD将把它用于下一代Zen5和RDNA4核心
而对于说要想完成这一计划目前看来，技术成本虽然有难度但是也并非不太可能，相比之下全球制造业的情况如何控制好人工成本的因素恐怕是另一个难题。
举报/反馈
以上内容为资讯信息快照，由td.fyun.cc爬虫进行采集并收录，本站未对信息做任何修改，信息内容不代表本站立场。
快照生成时间：2023-02-21 22:45:11
本站信息快照查询为非营利公共服务，如有侵权请联系我们进行删除。
信息原文地址：
