亚马逊首款量子芯片Ocelot发布：量子纠错成本降低90%

继谷歌、微软之后，亚马逊近日也发布了自家的第一代量子计算芯片 Ocelot，首次实现了可扩展的玻色子纠错架构，与目前的量子纠错方式相比成本可以降低超过90%。

亚马逊表示，Ocelot 实现了以下重大技术进步：

首次实现了可扩展的玻色子纠错架构，超越了传统的量子比特方法，降低了纠错开销；首次实现噪声偏置门——这是解锁构建可扩展、商业上可行的量子计算机所必需的硬件高效纠错类型的关键；超导量子比特的先进性能，位翻转时间接近一秒，而相位翻转时间为 20 微秒。

△组成 Ocelot 逻辑量子比特存储芯片的一对硅微芯片

亚马逊表示，“我们相信，将 Ocelot 扩展为能够产生变革性社会影响的成熟量子计算机，所需的资源仅为常见方法的十分之一，有助于更接近实用量子计算的时代。”

量子纠错：可靠量子计算的关键

量子计算机有望以比传统计算机更快的速度（甚至指数级）执行某些计算。这意味着量子计算机可以解决一些传统计算永远无法解决的问题。

量子计算的实际应用将需要复杂的量子算法和数十亿个量子门——这是量子计算机的基本操作。但目前的量子计算机对环境噪声极其敏感，这意味着当今最好的量子硬件也只能无错误地运行大约一千个门。我如何弥补这一差距？

量子纠错理论于 20 世纪 90 年代首次提出，它提供了一种解决方案。通过在多个物理量子位之间共享每个逻辑量子位中的信息，可以保护量子计算机中的信息免受外部噪声的影响。不仅如此，还可以以类似于数字存储和通信中使用的经典纠错方法的方式检测和纠正错误。

最近的实验已经显示出有希望的进展，但当今基于超导或原子量子比特的最佳逻辑量子比特的错误率仍然比已知具有实用性和量子优势的量子算法所需的错误率高出十亿倍。

量子比特开销的挑战

虽然量子纠错提供了一种途径来弥补当今错误率与实际量子计算所需错误率之间的巨大差距，但它在资源开销方面也付出了沉重的代价。降低逻辑量子比特错误率需要扩大每个逻辑量子比特的物理量子比特数量的冗余度。

传统的量子纠错方法，例如使用表面纠错码的方法，目前需要每个逻辑量子比特有数千个（如果我们非常非常努力的话，将来可能要有数百个）物理量子比特才能达到所需的错误率。这意味着一台商用量子计算机将需要数百万个物理量子比特——比当前硬件的量子比特数量高出许多个数量级。

造成这种高开销的一个根本原因是量子系统会遇到两种类型的错误：位翻转错误（也存在于经典位中）和相位翻转错误（量子位独有）。经典位只需要纠正位翻转，而量子位则需要额外的冗余层来处理这两种类型的错误。

虽然很微妙，但这种增加的复杂性导致量子系统需要大量的资源开销。相比之下，一个好的经典纠错码可以实现我们期望的量子计算错误率，而开销不到 30%，大约是传统表面代码方法开销的万分之一（假设比特错误率为 0.5%，与当前硬件中的量子比特错误率相似）。

Cat量子比特：一种更有效的纠错方法

自然界中的量子系统可能比量子比特更复杂，量子比特仅由两个量子态组成（通常标记为0和1，类似于经典数字比特）。以简单的谐振子为例，它以明确的频率振荡。谐振子有各种各样的形状和大小，从用于在播放音乐时保持时间的机械节拍器到用于雷达和通信系统的微波电磁振荡器。

经典上，振荡器的状态可以用其振荡的振幅和相位来表示。从量子力学的角度来看，情况类似，尽管振幅和相位永远不会同时完美定义，并且与添加到系统中的每个能量量子相关的振幅都存在潜在的颗粒度。

这些能量量子就是所谓的玻色子粒子，其中最著名的是光子，与电磁场有关。我们向系统中注入的能量越多，我们产生的玻色子（光子）就越多，我们可以访问的振荡器状态（振幅）就越多。玻色子量子误差校正依赖于玻色子 而不是简单的双态量子比特系统，它使用这些额外的振荡器状态更有效地保护量子信息免受环境噪声的影响，并进行更高效的误差校正。

一种玻色子量子纠错使用Cat量子比特，以埃尔温·薛定谔著名思想实验中的死/活薛定谔猫命名。Cat量子比特使用具有明确振幅和相位的类经典状态的量子叠加来编码量子比特的信息。就在彼得·肖尔 1995 年发表关于量子纠错的开创性论文几年后，研究人员开始悄悄开发一种基于Cat量子比特的纠错替代方法。

Cat量子比特的主要优势在于其固有的防位翻转错误保护。增加振荡器中的光子数量可以使位翻转错误的发生率呈指数级下降。这意味着我们无需增加量子比特数，只需增加振荡器的能量，就可以使纠错效率大大提高。

过去十年，许多开创性的实验都展示了Cat量子比特的潜力。然而，这些实验大多集中于单Cat量子比特演示，而Cat量子比特能否集成到可扩展架构中仍是一个悬而未决的问题。

Ocelot：展示玻色子量子纠错的可扩展性

今天，我们在《自然》杂志上发表了对 Ocelot 的测量结果及其量子纠错性能。Ocelot 代表着迈向实用量子计算机的重要一步，它利用Cat量子比特的芯片级集成来形成可扩展、硬件高效的量子纠错架构。在这种方法中，

位翻转错误在物理量子位层面上被成倍地抑制；使用重复码（最简单的经典纠错码）来纠正相位翻转错误；并且每个Cat量子比特和辅助传输量子比特（超导量子电路中使用的常规量子比特）之间的高度噪声偏置受控非（C-NOT）门能够实现相位翻转错误检测，同时保留Cat的位翻转保护。

△Ocelot 芯片中实现的逻辑量子位的图形演示：逻辑量子位由 cat 数据量子位、transmon 辅助量子位和缓冲模式的线性阵列组成。连接到每个 cat 数据量子位的缓冲模式用于纠正位翻转错误，而 cat 数据量子位线性阵列上的重复代码用于检测和纠正相位翻转错误。重复代码在每对相邻的 cat 数据量子位和共享的 transmon 辅助量子位之间使用噪声偏置受控非门操作来标记和定位 cat 数据量子位阵列内的相位翻转错误。在此图中，已在中间的 cat 数据量子位上检测到相位翻转（或 Z）错误。

Ocelot 逻辑量子比特存储芯片（如上图所示）由五个 cat 数据量子比特组成，每个量子比特都包含一个用于存储量子数据的振荡器。每个 cat 量子比特的存储振荡器都连接到两个辅助 transmon 量子比特，用于相位翻转误差检测，并与一个特殊的非线性缓冲电路配对，用于稳定 cat 量子比特状态并指数级抑制比特翻转误差。

调整 Ocelot 设备需要根据 cat 振幅（平均光子数）校准 cat 量子比特的位和相位翻转错误率，并优化用于相位翻转错误检测的 C-NOT 门的噪声偏差。我们的实验结果表明，我们可以实现接近一秒的位翻转时间，比传统超导量子比特的寿命长一千多倍。

至关重要的是，这可以通过小至四个光子的Cat振幅来实现，使我们能够保留数十微秒的相位翻转时间，足以进行量子纠错。从那里，我们运行一系列纠错周期来测试电路作为逻辑量子位存储器的性能。为了表征重复代码的性能和架构的可扩展性，我们研究了 Ocelot Cat量子比特的子集，代表不同的重复代码长度。

当代码距离从distance-3 增加到distance-5（即从具有三个Cat量子比特的代码到具有五个Cat量子比特的代码）时，在很宽的Cat光子数范围内，逻辑相位翻转错误率显著下降，这表明了重复代码的有效性。

当包含位翻转错误时，distance-3代码的总逻辑错误率测量为每周期 1.72%，distance-5代码的总逻辑错误率测量为每周期 1.65%。distance-5代码的总错误率与距离较短的distance-3 代码的总错误率相当，distance-3代码的 cat 量子比特较少，位翻转错误的可能性也较大，这可以归因于 C-NOT 门的噪声偏差较大，并且能够有效抑制位翻转错误。正是这种噪声偏差使得 Ocelot 能够以不到五分之一的量子比特（五个数据量子比特和四个辅助量子比特）实现distance-5代码，而表面代码设备则需要 49 个量子比特。

规模至关重要

从现代 GPU 中的数十亿个晶体管到支持 AI 模型的大规模 GPU 集群，高效扩展的能力是技术进步的关键驱动力。同样，扩展量子比特的数量以适应量子纠错所需的开销将是实现具有商业价值的量子计算机的关键。

但计算历史表明，扩展正确的组件可能会对成本、性能甚至可行性产生巨大影响。当晶体管取代真空管成为扩展的基本构件时，计算机革命才真正开始。

Ocelot 是我们的第一款采用Cat量子比特架构的芯片，也是对其作为实现量子纠错的基本构建块的适用性的初步测试。Ocelot 的未来版本正在开发中，它将通过组件性能的提高和代码距离的增加来成倍地降低逻辑错误率。

针对有偏噪声定制的代码（例如 Ocelot 中使用的重复代码）可以显著减少所需的物理量子比特数。在我们即将发表的论文“用于可扩展、硬件高效量子纠错的混合 cat-transmon 架构”中，我们发现与具有类似物理量子比特错误率的传统表面代码方法相比，扩展 Ocelot 可以将量子纠错开销减少高达 90%。

亚马逊相信，Ocelot 的架构及其高效的硬件纠错方法使我们能够很好地应对量子计算的下一阶段：学习如何扩展。使用高效的硬件方法将使我们能够更快、更经济高效地实现一台造福社会的纠错量子计算机。

亚马逊表示：“过去几年，量子计算进入了一个激动人心的新时代，量子纠错已从黑箱走向测试台。借助 Ocelot，我们才刚刚开始走上容错量子计算的道路。对于有兴趣加入我们这一旅程的人，我们正在招聘量子计算堆栈中的职位。”

责任编辑：上方文Q

文章内容举报